עיצוב I2C Master ב- VHDL: 5 שלבים

2024 מְחַבֵּר: John Day | [email protected]. שונה לאחרונה: 2024-01-30 09:14

במדריך זה נדון בעיצוב מאסטר I2C פשוט ב- VHDL.

הערה: לחץ על כל תמונה כדי לראות את התמונה המלאה

שלב 1: סקירת אוטובוס I2C

• עומד למעגל משולב אינטר.

• סינכרוני, חצי דופלקס.

• ממשק דו חוטי - SDA ו- SCL.

• SDA - קו נתונים סידורי הנשלט על ידי מאסטר ועבד

• SCL - שעון סידורי שנוצר על ידי Master

• פרוטוקול רב-מאסטר, רב-עבדים.

• שני מצבים - 100 kbits/sec ו- 400 kbits/sec: איטי ומהיר.

שלב 2: עיצוב RTL ב- VHDL

מפרט עיצוב של המאסטר I2C שלנו

• מסגרת נתונים של 8 סיביות.
• שליטה חד כיוונית SCL בלבד.
• כתובת עבדים של 7 סיביות.
• תומך במצבים איטיים ומהירים כאחד.
• רווק יחיד, רב עבדים.
• תואם את מפרט I2C המקורי של פיליפס.

נעשה שימוש בקוד RTL טהור. אז ה- IP נייד בקלות בכל FPGA. עיצוב קומפקטי מבוסס FSM באמצעות שעון שנוצר באופן פנימי מבטיח שטח וביצועים מיטביים.

שלב 3: סימולציה ובדיקה

סביבת בדיקה

• סימולציה פונקציונלית ובדיקה באמצעות צד שלישי I2C Slave IP.
• מסונתז באמצעות ערכת כלים Xilinx Vivado.
• מיושם ונבדק על לוח FPGA של Artix-7.
• עיצוב מאומת תזמון עבור 100 מגהרץ.
• צורות גל נבדקות ב- DSO/CRO.
• התקשורת נבדקה בהצלחה עם Arduino UNO כ- I2C Slave.

שלב 4: הערות חשובות

• בעת בדיקת Master באמצעות I2C Slave IP, הגדר את קוד העבד בהתאם לדרישותיך. ייתכן שתרצה לשנות את תדירות ברירת המחדל של השעון וכתובת העבדים. תדירות השעון צריכה להיות מוגדרת גם בקוד המאסטר.
• בזמן הבדיקה המשולבת, אל תשכח נגדי משיכה מכיוון שקו SDA הוא פלט ניקוז נפוץ !!! בדוק בגוגל את הנגד המורגש המומלץ למהירויות i2c שונות. השתמשתי ב -2.2K ב -100 קילוהרץ.
• אם לא משתמשים בספסל בדיקה ומדמים את המאסטר באופן עצמאי, מדמים בזהירות אות SDA, מכיוון שהוא אות דו-כיווני (inout). יש לו שני נהגים, צד מאסטר וצד עבדים. עליך לדעת מתי 'לכפות' ומתי 'לא לכפות'.
• SCL הוא קו חד כיווני. אין צורך במשיכה.
• אנא עיין בתיעוד ה- IP ביסודיות.

שלב 5: קבצים מצורפים

• כל קודי RTL של I2C Master.
• ספסל בדיקה, גם קודי I2C Slave, לבדיקה.
• תיעוד IP.

לכל שאלה אתה מוזמן לפנות אלי:

מיטו ראג '

עקוב אחריי:

לשאילתות, צור קשר: [email protected]